บริษัท หัวเว่ย เทคโนโลยี่ (Huawei Technologies) ยักษ์ใหญ่ไอทีจากจีน คาดหมายว่าจะสามารถออกแบบชิปขั้นสูงที่มีความหนาแน่นของทรานซิสเตอร์เทียบเท่ากับสถาปัตยกรรมระดับ 1.4 นาโนเมตรได้ภายในปี 2574 แม้จะยังเผชิญมาตรการคว่ำบาตรจากสหรัฐฯ ที่สกัดกั้นไม่ให้จีนเข้าถึงเทคโนโลยีการผลิตชิปที่ล้ำสมัยที่สุดในปัจจุบันก็ตาม
หัวเว่ยกล่าวถึงการคาดการณ์ดังกล่าวในแถลงการณ์วันนี้ (25 พ.ค.) โดยอ้างถึงหลักการใหม่ในการยกระดับประสิทธิภาพชิปที่เรียกว่า “Tau Scaling Law” ซึ่งถึงแม้ว่าบริษัทจะยังไม่ได้เปิดเผยผลทดสอบประสิทธิภาพจากหน่วยงานอิสระ แต่เป้าหมายนี้ถือเป็นก้าวสำคัญ เพราะคาดการณ์กันว่า เทคโนโลยีระดับ 1.4 นาโนเมตรจะใกล้เคียงกับขีดจำกัดสูงสุดของการผลิตชิปขั้นสูงของโลกในช่วงปลายทศวรรษนี้
เหอ ถิงปัว ประธานธุรกิจเซมิคอนดักเตอร์และผู้อำนวยการคณะกรรมการวิทยาศาสตร์ของหัวเว่ย ได้นำเสนอแนวคิดใหม่นี้ระหว่างการแสดงปาฐกถาพิเศษหัวข้อ “New Semiconductor Path in Practice” ในงานประชุมวิชาการนานาชาติว่าด้วยวงจรและระบบ (ISCAS) โดยสถาบัน IEEE ณ นครเซี่ยงไฮ้ วันนี้
ที่ผ่านมา หลายฝ่ายประเมินว่าจีนไม่น่าจะก้าวไปถึงระดับดังกล่าวได้หากพึ่งพาเพียงกระบวนการผลิตแบบดั้งเดิม เนื่องจากรัฐบาลสหรัฐฯ ได้สั่งห้ามจีนเข้าถึงเครื่องพิมพ์ลายวงจรบนแผ่นเวเฟอร์ (Lithography) ตลอดจนเทคโนโลยีเซมิคอนดักเตอร์ที่สำคัญอื่น ๆ
หัวเว่ยอธิบายว่า Tau Scaling Law จะช่วยลดระยะเวลาในการเดินทางของสัญญาณและข้อมูลผ่านชิปและระบบประมวลผล หากแนวทางนี้ประสบความสำเร็จ จะช่วยให้บริษัทเพิ่มประสิทธิภาพและความหนาแน่นของชิปได้ แม้จะโดนจำกัดสิทธิ์การเข้าถึงเครื่องจักรผลิตชิปที่ล้ำสมัยที่สุดก็ตาม
นอกจากนี้ ชิปตระกูลคิริน (Kirin) ที่หัวเว่ยเตรียมเปิดตัวในช่วงฤดูใบไม้ร่วงปีนี้ จะเป็นชิปรุ่นแรกที่เปลี่ยนมาใช้สถาปัตยกรรมใหม่ที่เรียกว่า LogicFolding ซึ่งช่วยประหยัดพื้นที่บนแผงวงจรและทำให้ชิปมีพื้นที่ใส่ทรานซิสเตอร์ได้หนาแน่นขึ้น ส่งผลให้ประสิทธิภาพการทำงานสูงขึ้นอย่างเห็นได้ชัด
หัวเว่ยระบุว่า ในช่วง 6 ปีที่ผ่านมา บริษัทได้ออกแบบและผลิตชิปเชิงพาณิชย์จำนวน 381 รุ่นโดยอิงตามหลักการ Tau Scaling Law เพื่อใช้ในอุตสาหกรรมต่าง ๆ ตั้งแต่สมาร์ตโฟนไปจนถึงระบบประมวลผลปัญญาประดิษฐ์ (AI)
โดย สำนักข่าวอินโฟเควสท์ (25 พ.ค. 69)
